设计了一种基于FPGA的激光多普勒测振计信号采集与处理系统。以Cyclone Ⅱ系列FPGA为核心控制模块，结合ADS1174模数转换芯片、DAC8551数模转换芯片和MAX3232收发芯片，实现了高速数据采集和串口通信。该信号采集系统具有性能可靠、实时性强、集成度高、扩展灵活等特点，并且通过试验验证了其功能的正确性。
关键字： 激光多普勒测振计； 信号采集； 现场可编程门阵列； 双口随机存储器； RS 232
中图分类号： TN911.7⁃34 文献标识码： A 文章编号： 1004⁃373X（2013）17⁃0125⁃03
0 引 言
传统的浅海地形测量以船只为平台，采用声纳技术进行，这种测量方法对于一些船只难以驶入的区域便形成了测量盲区，而机载平台与光声浅海测量技术的结合克服了这一缺点，大大提高了测量区域的范围。基于激光多普勒测振技术的声光耦合系统是光声浅海地形遥感系统的重要组成部分，包括激光多普勒测振系统、水面反射光自适应跟踪系统以及可调水平平台三个部分。激光多普勒测振系统能够应用多普勒效应，利用激光的高相干性[1]测量光声浅海地形遥感系统中水表面的振动速度，进而获得水中的声信息。该声信息的采集和进一步处理正是通过基于FPGA的信号采集与处理系统实现的。
针对遥感系统的工作环境特点、待处理信号的频谱特征以及系统信噪比等要求，综合比较多种信号采集系统方案的优缺点，设计一种基于FPGA的激光多普勒测振计信号采集与处理系统，可以实现光声浅海地形遥感探测中的水声信号的实时采集与处理。
1 系统总体结构
激光多普勒测振计信号采集与处理系统要求既要具有高速实时的采集和处理能力，也要具有丰富的外部接口，同时，考虑到系统稳定性和灵活性的要求，采用核心板和底层板结合的硬件结构。系统原理框图如图1所示，FPGA芯片采用Atera公司的Cyclone Ⅱ系列EP2C5Q208C8N，它采用90 nm工艺，具有4 608个逻辑单元[2]。此外，系统还包括信号调理模块、A/D转换电路模块、D/A转换电路模块和外部接口单元等部分组成。系统采用±15 V电源供电，选用多块电压转换芯片，提供5 V，1.8 V，3.3 V和1.2 V电压。
2 信号采集和处理系统设计
2.1 硬件电路设计
激光多普勒测振计信号采集与处理系统采用核心板和底层板结合的硬件结构，核心板主要包括FPGA芯片、串行配置芯片（EPCS）、联合测试调试接口（JTAG），其通过108个引脚插针与底层板插座一一对应连接。
底层板电路主要包括电源转换电路、信号调理电路、A/D转换电路、D/A转换电路和串行通信转换电路。电源转换电路通过7805稳压芯片、AMS1117稳压芯片和LM1085稳压芯片实现电源电压的转换，为系统提供5 V，1.8 V，3.3 V和1.2 V电压。信号调理电路模块包括两路差分放大电路，每路差分放大电路由一片高性能的全差分音频运算放大器芯片OPA1632构成。A/D转换电路模块是在四通道16位求和型模数转换芯片ADS1174、稳压芯片REF1004以及集成运放芯片OPA350的基础上实现的，高速状态下，ADS1174芯片速度可以达到52 KSPS，并支持多通道并行处理。采用DAC8551和REF02稳压芯片实现D/A转换，DAC8551是一款16位电压输出模数转换芯片，REF02稳压芯片为DA芯片提供2.5 V的参考电压。由于RS 232在通信领域的广泛应用，本文设计系统采用RS 232串行方式进行通信，考虑到激光多普勒测振计信号采集与处理系统中FPGA接口电路是TTL电平，所以需要经过MAX3232芯片实现与RS 232标准电平的转换。硬件电路板如图2所示。
2.2 FPGA逻辑设计
在FPGA逻辑设计中，采用Altera公司的Quartus Ⅱ综合开发环境对FPGA进行设计、仿真和调试，实现信号的采集和处理功能，FPGA逻辑设计工作流程图如图3所示。
在工作过程中，FPGA首先检测是否接收到数据采集完毕的使能信号，如果没有接收到就一直进行检测，如果收到就读取16位数据并缓存。当FIFO接近全满状态时启动数据处理逻辑，数据处理逻辑通过一系列乘加运算结合流水线的设计方法实现，并将运算结果适当截位输出给双口RAM。双口RAM拥有两套完全独立的数据线、地址线和读写控制线，当检测到有数据输入时，读地址开始加1，否则读地址保持不变。上位机准备就绪，即双口RAM数据准备输出时，双口RAM写地址开始加1，通过串行接口将数据输出。在输出模拟信号时，只有当DAC8551芯片输入寄存器接收到24位数据，同时同步信号为低电平时，才能启动D/A转换逻辑。
下面将介绍几个典型数字逻辑模块的关键设计点。
（1）时钟模块
本设计中外部晶振提供给FPGA的时钟为50 MHz，时钟模块的功能就是根据设计要求，利用锁相环以及使能时钟[3]的设计方法为各个模块提供所需的时钟信号。通过锁相环配置工具将50 MHz的系统时钟进行1/2分频，从而产生频率为25 MHz并满足时序约束的主时钟。使能时钟设计，即不增加新的时钟，而只是利用原有主时钟，让分频信号作为使能信号来使用，通过该设计对主时钟进行1/16分频，为信号处理模块提供工作时钟。
（2）A/D逻辑模块
A/D逻辑模块的任务是根据ADS1174的转换时序图，在芯片的引脚发出或接收相应的信号，使得ADS1174完成启动、配置和数据读取操作。其控制操作如下：首先配置ADS1174的相关参数，包括运行模式、接口类型等，然后通过查询ADS1174的DRDY信号来判定数据转换是否完成，开始读取数据，最后将读得数据进行串并转换，同时完成数据的缓存。A/D逻辑模块每完成一次信号采样，则等待下一次触发脉冲的到来。
（3）数据处理模块
数据处理模块的功能是提取出多普勒测振计信号中的频移信号，本设计采用如图4所示的信号处理算法，通过微分和乘加运算，同时结合流水线的设计方法来实现。微分运算的处理是将前一个数据延迟一个单位时间，用当前的数据减去前一个数据得到的[4]。通过宏模块构建16 b[×]16 b有符号乘法器来实现乘法运算，同时为了避免溢出，对乘法运算结果适当截位。相关除法器操作则与乘法器类似[5]。
（4）双口RAM模块
本文设计中双口RAM用于存储经过处理的数据，一方面通过RS 232接口提供给上位机操作，另一方面通过DAC8551转换成模拟信号。双口RAM[6]拥有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统或设备同时对其进行随机性访问。该双口RAM模块是通过调用Quartus Ⅱ自带的参数化模型库实现的，容量为4 KB。
（5）数据通信模块
RS 232采用的是异步通信协议[7]，基本的异步通信只需包括通信发送端和通信接收端两根信号线。该模块由三个子模块组成[8]：波特率发送器模块、数据发送模块、数据接收模块。波特率发生器模块主要用于产生接收模块和发送模块的时钟频率，其实质是一个分频器，数据接收模块的作用就是将接收到的串行数据转换成并行数据并输出，数据发送模块[9]的作用相当于一个移位寄存器，其功能就是按照一定的波特率将移位寄存器中的数据一位一位移出。数据收发过程是通过状态机实现的，设计中波特率发生器模块的输出时钟为实际串口数据波特率的16倍，当输入线路逻辑发生跳变时，开启采样计数器，当计数器计数到起始位数据中间时刻时即可认定接收到的数据是起始位数据，依次类推，只有计数器计数到每个数据的中间位置时才开始采集该数据。
3 仿真验证
激光多普勒测振计信号采集与处理系统采用Mentor Graphics公司Modelsim软件进行仿真验证[10]。数据通信模块仿真波形如图5所示。其中，first发生跳变会引起数据发送使能信号的翻转，从而给UART传输系统中数据发送模块一个使能信号。clk16x_rx，clk16x_tx是由波特率发送器产生的16倍于系统时钟的信号，分别作用于数据接收模块和数据发送模块。按照时间顺序由低字节到高字节发送一帧数据0，1，0，0，1，1，1，0，1，1，当数据发送使能信号低电平有效时，被采样的数据经由数据发送模块发送出来。由此证明数据通信模块能够正常工作。
系统仿真波形如图6所示。dina，dinb是由计算机随机产生的两路多普勒正交信号，经过ADS1174模数转换输出给FPGA，经过信号处理模块、双口RAM模块以及DA控制模块，从dout口输出给DAC8551芯片进行数模转换。
4 结 语
本文主要设计了用于激光多普勒测振计信号采集与实时处理的信号采集系统，采集系统采样精度为16 b，每路采样速率为50 KSPS，两路信号经过FPGA处理后解调出多普勒频移信息，处理后的数据存储在双口RAM中，通过RS 232接口快速传输至上位机或者数模转换成模拟信号输出。测试表明该系统能够保证设计要求的采样速度和精度，对于信号的实时解调和处理具有实际应用价值。
参考文献
[1] 尚建华，贺岩，臧华国，等.新型声光通信激光多普勒信号的鉴频电路[J].中国激光，2008，35（1）：92⁃96.
[2] 王冠，俞一鸣.面向CPLD/FPGA的Verilog设计[M].北京：机械工业出版社，2007.
[3] 吴厚航.深入浅出玩转FPGA[M].北京：北京航空航天大学出版社，2010.
[4] 李洪革.FPGA/ASIC高性能数字系统设计[M].北京：电子工业出版社，2011.
[5] EDA先锋工作室，王诚，蔡海宁，等.Altera FPGA/CPLD设计（基础篇）[M].北京：人民邮电出版社，2011.
[6] 胡宏平，胡兵.基于FPGA的双口RAM在信号采集中的应用[J].微计算机信息，2007，23（12）：223⁃224.
[7] 田红霞，戴彦，鹿玉红.基于FPGA的RS 232串行接口设计[J].煤炭技术，2010，29（9）：194⁃196.
[8] 黄海林.基于有限状态机的UART设计[J].微电子学与计算机，2002，19（12）：52⁃55.
[9] 郝立兵.基于FPGA技术的RS 232接口时序电路设计[J].现代电子技术，2012，35（11）：175⁃176.
[10] 贾龙，林岩.基于DSP和 FPGA的高速数据采集系统的设计及实现[J].电子测量技术，2007，30（5）：95⁃97.
作者简介：陈 勇 男，1989年出生，江苏镇江人，硕士研究生。主要研究方向为检测技术与装置。
