摘 要:根据硅片直接键合工艺中硅片的杂质分布与扩散规律,使用集成电路模拟软件T _SUPREM 4建立一个键合过程中杂质再扩散模型。该模型有利于MEMS和IC电路的集成化设计。使用该模型对键合热处理时的杂质再扩散进行模拟,得到了在500 ℃温度下进行键合时界面处杂质的分布曲线。结果表明,热处理1 h杂质再扩散已基本停止;键合界面处的氧化层对杂质扩散有明显的阻止作用,这有利于改善器件性能。
关键词:微电子机械系统;直接键合;杂质分布;功率器件
中图分类号:TN305.96文献标识码:A
文章编号:1004-373X(2010)02-157-03
Impurity Distribution on the Interface of Silicon Direct Bonding
HUO Wenxiao
(College of Science and Information,Qingdao Agricultural University,Qingdao,260019,China)
Abstract:A model of silicon direct bonding is presented by T_ SUPREM4,and it is expedient to integrated design of MEMS and IC.The model simulates the impurity distribution during direct bonding at 500 ℃ according to the law of diffusion in semiconductor and the bonding process.The result proves the impurity distribution has stopped generating after heat treatment 1 h.And the total impurity in silicon with oxide is much less than that without oxide,which is propitious to improve the property of power device.
Keywords:MEMS;direct bonding;impurity distribution;power device
0 引 言
键合技术(Bonding Technology)是伴随集成电路和微机械的发展而出现的一种加工技术。键合是指不利用任何黏合剂,只通过化学键和物理作用将硅片与硅片、硅片与玻璃或其他材料紧密结合在一起。键合界面具有良好的气密性和长期的稳定性,应用十分广泛,是微电子机械系统(MEMS)封装中的基本技术之一[1]。
直接键合技术是指两硅片通过高温处理可以直接键合在一起,不需要任何粘结剂和外加电场,工艺简单[2,3]。硅硅直接键合技术的特点是不使用黏合剂,依靠硅片表面的化学键相互连接。如果硅片在键合前使用等离子体活化表面,则在真空低温条件下就可以实现较高的键合强度[4,5]。
硅硅键合可以代替传统的深扩散和厚外延工艺,制造的功率器件能够使实现高的击穿电压。与厚外延材料相比,由于键合经历的热处理时间短,处理温度较低,因此硅片的性能没有受到较大破坏,杂质再扩散较轻,器件性能容易得到提高[6]。
就功率器件而言,当键合界面有电流通过时,界面处的杂质分布必定会对器件的电学特性产生影响;对MEMS结构而言,杂质再扩散对后续自停止腐蚀等工艺也会产生影响。因此,有必要对键合界面处的杂质分布情况进行研究。目前,这方面的研究很少,而且在文献[7,8]中模拟的键合温度较高,与当前流行的低温键合略有出入。这里使用集成电路模拟软件T_SUPREM 4建立了键合工艺的模型。该模型可以使键合工艺与集成电路制造工艺的模拟相结合,以有利于MEMS与IC电路的集成化设计。使用该模型对500 ℃温度下直接键合过程中杂质的再扩散进行了模拟,并与实验结果进行了比较。
1 模型的建立
二维集成电路芯片工艺加工模拟系统T_SUPREM(Stanford University Process Engineering Model program)可以对硅集成电路的平面工艺进行全工序、全参数的按顺序加工的二维模拟,也可以进行单工序、单项参数的模拟。但是T_SUPREM却不支持对键合工艺的模拟,所以要对模拟的键合工艺做一些改进,建立一个适合T_SUPREM模拟的模型。
这里需要进行模拟的键合工艺有:N型硅片和P型硅片的键合。其中,N型片电阻率为0.02～0.008 Ω•cm,厚度为425 μm,P型片电阻率为20～50 Ω•cm,厚度为500 μm。由于P型硅片的厚度为500 μm,后来的砷杂质扩散只影响P型硅片表面几十微米处的杂质分布,同样硼杂质扩散也只影响N型硅片表面几十 μm处的杂质分布。因此建立如下模型:在厚度为200 μm,电阻率为0.02～0.008 Ω•cm的N型衬底上外延生长100 μm厚,电阻率为20～50 Ω•cm的P型外延层,然后进行热处理。同时,由于在500 ℃以下的温度时,可以忽略介质界面或体内的杂质再分布行为,所以选择的退火温度为500 ℃。
2 模拟实验及结果
实验目的:分析P型硅片与N型硅片界面处的杂质分布及其随温度的变化关系。器件结构模拟网络如图1所示,在500 ℃下热处理1 h杂质分布曲线如图2所示;退火4 h杂质分布曲线如图3所示。
图1 器件结构模拟网格
图2 500 ℃退火1 h杂质分布曲线
图3 500 ℃退火4 h杂质分布曲线
实际上,使用的键合较多为亲水键合,在键合界面处会存在一层厚度为2～3 nm硅氧化层,这层氧化层会阻碍杂质的再分布,使得PN结的偏离变弱。下面使用SUPREM软件对这种结构在进行热处理时的杂质再扩散进行模拟。
由于氧化硅层厚度只有3 nm,所以在图中只是一条黑线,如图4所示。
图4 键合界面带有氧化层的模拟网格
原始的杂质分布曲线如5所示,热处理1 h后的杂质分布如图6所示,热处理4 h的杂质分布如图7所示。
图5 原始的杂质分布曲线
图6 500 ℃热处理1 h杂质分布曲线
图7 500 ℃热处理4 h杂质分布曲线
3 结果分析
这里的重要工作是使用T_SUPREM软件建立直接键合工艺的模型。通过模拟得出结论:在500 ℃条件下进行热处理,1 h后杂质再分布曲线已基本确定,在其后的热处理中杂质分布基本没有变化。同时,可以看到,如果没有界面氧化层,PN结偏离键合界面的距离约为1.2 μm,然而在实际键合界面处存在一层厚度为2~3 nm的氧化层,所以对这种结构又进行了模拟。模拟结果显示,由于这层氧化层的存在,PN结仅偏离键合界面0.8 μm左右。这与文献[9]中得到的结果基本吻合。这样形成的PN结就避免了界面势垒对电学特性的影响。例如,在PN结中,其反向电流为[10]:
J=qni2τP2εε0VAqND1/2
因为PN结已经偏离键合界面,所以它使杂质和缺陷远离PN界面,且使τP增大,即少数载流子寿命加长,功率器件特性得到改善。但如果杂质扩散的太深,杂质分布明显偏离突变PN结,使I区的串联电阻增大,这将使电子器件的性能降低。
当氧化层厚度不超过3 nm时,载流子主要是靠隧道效应通过界面,不会影响电流的传输。
4 结 语
由上述分析结果可得结论:使用低温硅片直接键合技术制造的功率器件,由于键合温度低,且在界面上存在一层非常薄的氧化层,杂质扩散深度很小,这样不仅使器件结构不会改变太大,又能使器件特性得到了改善。
参考文献
[1]\徐泰然.微机电系统封装\.姚军,译.北京:清华大学出版社,2006.
[2]黄庆安.硅微机械加工技术\.北京:科学出版社,1996.
[3]Tong Q Y,Gosele U M.Semiconductor Wafer Bonding:Science and Technology\.John Wiley & Sons,1999.
[4]肖岩,茅盘松,袁璟.用氧等离子体激活处理的低温硅片直接键合技术\.半导体技术,1999,24(5):19-22.
[5]Tong Q Y,Gan Q,Fountain G,et al.Low_temperature Bonding of Silicon_oxide_covered Wafers using Diluted HF Etching\.Journal of Applied Physics,2004,85(14):2 762-2 764.
[6]Ohashi H,Furukawa K,Atsuta M,et al.Study of Si Wafer Directly Bonded Interface Effect on Power Device Characte_ristics\.Proc.Int.Electron Device Meeting\.USA,1987,33:678-681.
[7]张佩君,黄庆安.硅片直接键合杂质分布的模型与模拟\.半导体学报,2003,24(8):887-891.
[8]陈新安,黄庆安.Si_Si直接键合的杂质分布\.半导体学报,2006,27(11):2 051-2 055.
[9]陈军宁,黄庆安,张会珍,等.硅硅直接键合的界面杂质\.固体电子学研究与进展,1993,13(1):35.
[10]浙江大学半导体器件教研室.晶体管原理\.北京:国防工业出版社,1980.
