【摘要】本论文主要研究挠性电路板（FPC）特征阻抗的控制，从软件的分析，电路板的设计，制造过程关键工艺的控制来研究阻抗板的特征阻抗，通过时域反射仪（TDR）的测试，得出，电路板线宽的精密控制是阻抗精度控制的关键因素之一，同时通过实验也可以看出屏蔽膜的覆盖为信号的完整性提供有利的保障。
【关键词】挠性电路板;特征阻抗;屏蔽膜
一、前言
IT行业发展日新月异，电子产品快速轻薄短小化，印制电路板也面临着高精度、高密度、细线化的挑战。刚性线路板（PCB）的生产技术已经非常的成熟，但挠性板（FPC）仍处于起步阶段，除了在PCB技术比较先进的美国、日本、韩国等国已经进行投产外，很多国家对该技术还比较陌生，我国的FPC技术还处于照抄照搬阶段，自主研发的能力不强。FPC被广泛的应用于IC封装，计算机及其周边设备，消费类电子产品、航空航天、军事等各个领域。
随着FPC的技术发展，特别是在3G通讯及计算机技术的持续推动下，电路讯号传输向高频（射频）类、高速（逻辑）类发展的需求量猛增，整个系统的信号传输完整、可靠、精确、无干扰、低噪音的保证性要求提高，这就要求电路性能必须能够使信号在传输过程中不发生反射现象、信号保持完整、降低传输损耗、阻抗良好匹配。且当讯号线长度越长，讯号线传输的信号频率越高，驱动端、讯号线与接收端的阻抗匹配需求和信号完整性（SI）要求就越强烈，而特性阻抗是解决信号完整性问题的核心所在。
特性阻抗的直接影响因素有：板材的介电常数（Er）、讯号线线宽（W）、讯号线间距（S）、讯号线线厚（T）、介质厚度（H）、阻焊层厚度（H1）等，各种影响因素的贡献度并不是一成不变的，过程控制建议针对不同的特性阻抗板抓住重点控制因子。所以，通过控制电路板的制造工艺来控制线路的W、T、H及使用不同的PCB基材，就能有效控制电路板的特性阻抗，为信号的完整性提供有利的保障。
图1 阻抗设计软件仿真设计线宽
图2 阻抗设计频率特性曲线
二、高精度特性阻抗板的工程设计
特性阻抗理论设计主要有三种途径：通过理论公式计算、通过模拟仿真评估、通过专业软件分析;第一种方式控制精度不高;第二种方法速度慢，但在特殊情形下很有效;第三种方法运作速度快且分析精度高。
但众所周知，其实在任何多层PCB叠层结构中，讯号线周围的电介质在一定程度上来讲均是各向异性的，通常玻纤的相对介电常数（Er）在6.0左右、树脂的Er在3.1左右，各类core及PP的Er在4.2左右，本次研究要求特征阻抗值为50W±10%，本次设计选用行业中制造阻抗板12/25/12软板制作，再通过Polar-Si9000来模拟得出所需要的线宽，如图1，线宽设计为52mm。同时由软件仿真图2所示，本次设计的特征阻抗当频率超过1GB时随着频率的增加而衰减明显。
三、基板精细线路制作关键工艺研究
图形转移工艺是将所需要的电路图形制成掩膜（或照相底版），然后通过曝光将掩膜上的电路图形转移到涂覆有感光抗蚀层的覆铜板上，最后通过显影工艺制成所需要的电路图形。图形转移工艺的具体工艺流程如下：
光致抗蚀剂的选择→涂覆抗蚀层→曝光→显影
本次实验技术资料采用市场上的联茂电路板样品，最小线路宽度达到45μm，单件CAD图形如图3所示，中间单独线为阻抗线。
图3 本次实验线路板样图
图4 蚀刻过程中出现的三种线路形貌
影响精细线路线宽制作的主要工艺参数有：曝光级数、显影速度、蚀刻速度及蚀刻喷淋压力等，因此选择这四个参数作为正交试验的四个因素，每个因素选取三个水平。根据干膜分辨率和结合力性能研究，得到曝光级数的范围;根据生产经验和初步测定，得到其他因素的工艺参数范围;最后得出最佳工艺参数组合如表1所示。蚀刻时线路有三种形貌，最开始会出现蚀刻不足，继而是正常蚀刻，最后就会造成过度蚀刻，这三种线路形貌如图4所示。通过最佳工艺参数得出的6个样品的线宽如表2所示。
图5 没有覆盖膜时阻抗测试结果波形图
图6 有覆盖膜时阻抗测试结果波形图
四、高精度特性阻抗的测试结果
目前，测试印制电路板特性阻抗最常用的仪器是TDR（时域反射计）。TDR使用阶跃信号发生仪和示波器，在被测的传输线上发送一个快速的上升沿，在特定的点上用示波器观察反射电压波形。TDR允许测量阻抗随线路的长度而改变，用一个上升时间很快的脉冲来模拟高速逻辑功能方面的测试。利用阻抗不连续产生的反射的电压来表示出阻抗的变化，并利用反射电压来计算出整个线路上面的特性阻抗。当传输线上存在寄生电容、电感（如过孔、线宽变化、近距离铺铜等）时，在TDR曲线上可以反映出寄生参数引起的阻抗不连续（阻抗值降低、升高），为提高特性阻抗测试精度，必须减少TDR测试误差源。而TDR仪器的阶越脉冲上升时间是影响其分辨率的最关键因素。TDR的上升沿时间越短，其分辨率就越高。
本次研究采用泰克阻抗测试仪Tektronix DSA8200，测试的数值结果如表3，从表3可以看出，很好地控制好线宽能得到比较理想的特征阻抗，线宽精确控制，特征抯抗的误差能控制在±10%范围内，同时由表3可以看出，覆盖膜的增加，相当于并连一个电容，使整个阻抗板的电磁干扰减少，同时可以使特征阻抗值降低，由TDR测试设备的波形图可以看出没有覆盖膜的板有一些缺陷、干扰因素，导致的阻抗测试曲线不连续性随之明显增大，通过覆盖膜能补偿部分缺陷或干扰影响，使阻抗测试连续性更好。
表3 特征阻抗的测试结果
特征阻抗值（W）
线宽（mm） 二、蚀刻（3.2m/s） 三、覆盖膜（10mpa，150s）
1 0.049 54.1 49.8
0.053
2 0.046 52.8 49.7
0.058
3 0.045 53.4 49.8
0.046
4 0.044 56.2 50.1
0.053
5 0.051 55.1 49.9
0.053
6 0.058 53.1 49.8
0.059
五、结论
特性阻抗的直接影响因素有：板材的介电常数（Er）、讯号线线宽（W）、讯号线间距（S）、讯号线线厚（T）、介质厚度（H）、阻焊层厚度（H1）等，各种影响因素的贡献度并不是一成不变的，过程控制建议针对不同的特性阻抗板抓住重点控制因子。在其它条件不变时，精确控制电路板的制造工艺来控制线路的W，就能有效控制电路板的特性阻抗，同时屏蔽膜的覆盖为信号的完整性提供有利的保障。
参考文献
[1]何波，崔浩，何为，等.COF（Chip on Film）30μm/30μm 精细线路的研制.印制电路信息，2008，（3）：29-31。
[2]刘尊奇，张胜涛.COF 精细线路的制作与相关技术.印制电路资讯，2009，（3）：85-91.
[3]周芸，柯敏毅.高速PCB板设计研究[J].通信电源技术，2008，2：23-26.
[4]秦庚，邬宁彪，李小明.印制电路板特性阻抗的测试技术[J].印制电路信息， 2004，11：55-57.
[5]Peter C.Salmon. Chip on flex with 5-micron features. Conference on Micromachining and microfabrication process technology VIII， 2003，295-306.
