摘 要:差分放大器在模拟集成电路中有着广泛的应用,如继承电路运算放大器的输入级均采用差分放大器的电路结构,它的显著特点是只对差分信号进行放大,而对共模信号进行抑制,抗干扰能力强,并且具有漂移小,级与级之间易于直接耦合等优点。文章主要解决CMOS差分放大器的分析,设计以及仿真。先从基本差对放角度入手,分析大信号特性与小信号特性,最终通过基于Cadence的仿真优化电路。
关键词:差分放大器 Cadence 优化
中图分类号: TQ153文献标识码:A文章编号:1007-3973 (2010) 02-107-01
1简介
差动放大电路(简称差放)作为模拟集成电路中使用最广泛的单元电路,不仅可与另一级差放直接级联(直接耦合),而且它具有优异的差模输入特性。它几乎是所有集成运放,数据放大器,模拟乘法器,电压比较器等电路的输入级,又几乎完全决定着这些电路的差模输入特性,共模抑制特性,输入失调特性和噪声特性。
2工程项目总结
2.1电路分析及仿真
做为一个简单的差放负载为纯电阻,且两个MOS管的宽长比设为30. 差动放大电路的增益 相同尺寸的共源电路的增益为9.91,由此可看出负载为电阻的差放的放大倍数与共源电路基本相当。因为应用半边等效电路可得双端输入、双端输出的差放对的放大倍数是和半边的共源放大电路的放大倍数相同的。
估算图1的漏极静态电压与增益:
与仿真结果接近。
2.2差放的优化
通过改变电路结构或某些参数可以对提高电路增益有贡献。
(方法一)若把差放管的负载电阻改为电流源(如图2),可以增加电路的增益。
输入图2 电路,理论上说,调整R3 可以调整电流源M5 的电流。通过调整R3 电阻将差放管的漏极电流压调到和步骤1 电路相近的电压值,此电路的电压增益经仿真为19。改变偏置电压,R5和R4的阻值可以相应提高增益,但调整电路中的R5改变NMOS管N3的漏极电流,因为N3作为整个差放电路的尾电流,所以提高尾电流,因此调整电路中的R5使其工作在饱和区。差放管的负载电阻改成电流源,理想的电流源内阻无穷大,由可得可以提高电路的增益,但漏极电流和跨导之间要有折中考虑,经过几次仿真很难放大1000倍。而且对于给定的偏置电流和输入器件的尺寸,电路的增益与PMOS管的过驱动电压成比例变化,电路的增益变大了,那么对应的PMOS的过驱动电压就会变大,在电源电压不变时,漏极电压就会相应变小从而不好调节漏极电压。
(方法二)若改为图1的差分电路,为去掉负载电流源的阻性,在每一个输出端与之相应的电阻之前加入了M6和M7的源跟随器,这是一个共模电平的检测电路,,经过检测电路又反馈到尾电流。但放大倍数不会改变。因为不能保证尾电流的大小和负载的电流源的电流是否呈2倍的关系,即P型电流源和N型电流源很难做到平衡, 流过放大器的本征输出阻抗,会产生的输出电压的变化,可能驱动P型电流源或N型电流源进入线性区,在高增益放大电路中,输出共模电平对器件的特性和失配相当敏感,而且不能通过差放反馈达到稳定,因此通过共模反馈网络来检测两个输出端的共模电平,同一参考电压比较,将误差送回偏置网络,即下面的尾电流的栅极,调整栅压,从而达到调整尾电流,进而达到调整尾电流和负载电流源电流的目的,稳定共模电压。
由仿真结果可计算
参考文献:
[1]白天蕊 基于Cadence的VLSI设计[J]. 西南交通大学出版社,2008.10.
